Hay avances que no necesitan luces ni fanfarria, pero que tienen el potencial de redibujar los cimientos de una arquitectura. AMD, que en los últimos años ha sabido explorar con acierto los límites del diseño en silicio, está ahora investigando cómo extender su conocida 3D V-Cache más allá del nivel L3. El nuevo objetivo es la caché L2, y aunque se trata aún de un desarrollo experimental, la dirección que apunta su última patente sugiere un camino con implicaciones muy serias para el rendimiento, la eficiencia y la forma en que se diseñarán los chips del futuro.
La base de esta propuesta reside en una experiencia previa que ya ha demostrado su valor. La tecnología 3D V-Cache de AMD, estrenada en la gama Ryzen y extendida más adelante a procesadores EPYC como parte de la serie Milan-X, consiste en apilar verticalmente bloques de caché L3 sobre el chiplet principal. Este enfoque ha permitido aumentar significativamente la cantidad de caché disponible sin modificar el diseño base del procesador, con ganancias medibles en cargas sensibles a la latencia, como videojuegos o simulaciones técnicas. Ahora, el siguiente paso natural parece ser repetir el mismo concepto… pero a otro nivel.
En su nuevo trabajo de investigación, titulado “Balanced Latency Stacked Cache”, AMD describe una arquitectura en la que también la caché L2 puede organizarse en un diseño apilado. Según la documentación, la estructura incluye una o varias dies de caché alineadas verticalmente y gestionadas mediante un módulo de control central, el llamado CCC (Cache Control Circuitry). En el ejemplo ilustrativo, se menciona una configuración de hasta 4 MB de caché L2, repartida en bloques de 512 KB, interconectados con el resto del chip mediante vías a través del silicio situaldas en el centro del sistema. Esta disposición permite modularidad y escalabilidad sin alterar las rutas de datos ni añadir retardos estructurales.
Lo más interesante, sin embargo, no es el tamaño, sino la mejora de latencia que conlleva este diseño. Mientras una caché L2 convencional de 1 MB en configuración planar tiene una latencia estimada de 14 ciclos, el diseño apilado descrito por AMD reduce ese número a 12 ciclos. La diferencia puede parecer menor, pero en el contexto de arquitecturas de muy alta frecuencia y cargas intensivas, esos dos ciclos de ventaja marcan una diferencia tangible. Además, la distribución simétrica del apilado garantiza que ambas mitades del sistema tengan tiempos de acceso equivalentes, evitando cuellos de botella internos.

La otra gran ventaja del apilado L2 está en el consumo. La menor latencia implica que la caché puede entrar y salir del estado activo más rápido, reduciendo el tiempo en funcionamiento y, por tanto, el gasto energético. También se benefician factores como la capacitancia total y la longitud de las pistas internas, lo que se traduce en señales más limpias, menor generación de calor y una estructura general más eficiente desde el punto de vista eléctrico.
Todo esto sigue siendo, por ahora, una propuesta técnica. No hay fecha de implementación ni confirmación de que la tecnología vaya a llegar a corto plazo, pero si nos guiamos por el recorrido que tuvo la 3D V-Cache original, resulta razonable pensar que veremos algún prototipo funcional en futuras generaciones de CPUs o incluso GPUs. AMD ha mostrado en los últimos años una fuerte inclinación por innovar en aspectos de arquitectura interna donde otros fabricantes aún no se han atrevido a profundizar. Y si este diseño cumple lo que promete, podría convertirse en una de esas mejoras silenciosas que hacen más por el rendimiento real que muchos cambios más visibles.
La historia de la microarquitectura moderna está hecha de capas, literalmente. Algunas más gruesas, otras más sutiles, pero todas con el mismo objetivo: empujar un poco más allá lo que creíamos posible en el silicio. Que ahora AMD apueste por llevar el apilado también a la caché L2 no es solo una evolución natural de su estrategia, sino una muestra más de que la eficiencia, cuando se diseña con inteligencia, puede valer tanto como la potencia bruta. Quizá más.
La entrada AMD prueba ahora a apilar la cache L2 se publicó primero en MuyComputer.