Intel ha dado un paso adelante de cara a la fabricación de procesadores súper grandes con retículas de más de 12x gracias al uso de tecnologías avanzadas de empaquetado. Esta era una de las limitaciones más importantes que bloqueaban el camino hacia esta dirección, así que se trata de un logro importante.
Como sabrán muchos de nuestros lectores, los chips actuales no están formados por una única pieza de silicio. El diseño de núcleo monolítico quedó atrás hace tiempo, y hoy utilizamos diferentes chiplets o bloques de silicio que tienen funciones distintas que cuentan con sus propios encapsulados, y que están interconectados entre sí utilizando diferentes tecnologías de comunicación.
A todo lo anterior debemos unir que, además, esos chiplets o bloques comparten el mismo sustrato y el mismo empaquetado. Como dice Intel, hemos pasado de la era de «un gran chip» a un sistema de chips tipo mosaico, lo que conocemos como computación desagregada y heterogénea, donde cada chip se integra en un bloque especializado y se conecta con los demás para formar un empaquetado masivo.

Un sustrato y un empaquetado más grande permiten integrar más bloques de silicio, y por tanto crear chips más grandes. El último logro de Intel en este sentido ha sido pasar de un retículo 12x (12 x 240) a un retículo 24x (240 x 240). Como podemos ver en la imagen esto permite, literalmente, doblar el número de bloques (chiplets de silicio) utilizando un HLFF («empaquetado de factor de forma híperlargo).
Puede que a simple vista parezca sencillo, pero no se trata solo de utilizar un sustrato más grande y un empaquetado de mayor tamaño. Es necesario contar, además, con todas las tecnologías de interconexión e integración de bloques de silicio imprescindibles para que estos puedan comunicarse entre sí sin problemas.
En este sentido, Intel no tiene nada de lo que preocuparse, ya que ha utilizado puentes EMIB-T con capas metálicas de apenas 2 micrómetros para alcanzar un ancho de banda de 64 Gb/s por canal, además de conectores de cable de cobre y componentes ópticos empaquetados conjuntamente capaces de trabajar a 448 Gb/s.
Para afrontar el proceso de fabricación y asegurar que es económicamente viable, el equipo de ingenieros de Intel ha planteado la necesidad apostar por añadir canales de comunicación de reserva (redundantes) junto a los canales activos. Por ejemplo, añadir tres o cuatro canales de reserva a cada grupo de 64 aumenta el rendimiento del paquete de aproximadamente el 97 % a más del 99 %.

Este diseño afronta otros desafíos importantes, como el consumo y la temperatura y el encapsulado. Para resolver el primero, Intel propone que, en vez de utilizar una única placa fría de gran tamaño, se adopte una arquitectura de refrigeración modular basada en celdas, con zonas térmicas controladas de forma independiente y sensores integrados, diseñada para escalar a más de 5 kW de refrigeración por módulo.
En cuanto al encapsulado, el problema fundamental es la distancia máxima que puede recorrer el material de relleno base, que actualmente es de aproximadamente 43 mm con EMIB y de 22 mm con encapsulados estándar. El caso es que, al aumentar el tamaño del retículo, ese material de relleno debe alcanzar distancias mucho mayores, lo que supone un aumento de la resistencia y de los huecos, y complica la eliminación de las burbujas de aire.
Para resolver ese problema Intel parte de tres claves muy claras que operan a nivel de material, estrategia de dispensación y cura:

Utilizar un material de relleno optimizado que equilibre la fluidez y la fiabilidad, reduciendo la viscosidad para que el material pueda fluir directamente a mayor distancia sin sacrificar la integridad mecánica.
Rediseño de la estrategia de dispensación, adoptando una aplicación multipunto en lugar de la dispensación por borde. Esto mejora la cobertura y reduce la distancia efectiva del flujo.
Se ha optimizado el proceso de curado para eliminar los defectos que se producen tras la dispensación. Intel utiliza condiciones de curado optimizadas para colapsar los huecos, eliminando de esta manera los huecos de los encapsulados.

Las instalaciones de Intel en «Rio Rancho», Nuevo México, han sido las encargadas de trabajar con este nuevo avance del gigante del chip, y su objetivo es validar un diseño reticular 12x a corto plazo. Obvia decir que este tipo de diseños tan grandes están orientados a sus soluciones profesionales, es decir, a la gama Intel Xeon.
Más información en el artículo que ha compartido Intel en LinkedIn (requiere registro).
La entrada Intel ha roto los límites que impedían fabricar chips súper grandes se publicó primero en MuyComputer.